Pengertian SPARC (Scalable Processor Architecture)
SPARC (Scalable Processor Architecture) adalah microprocessor berarsitektur RISC (Reduced Instruction Set Computer) yang didesain oleh Sun Microsystems tahun 1985. SPARC adalah merek dagang terdaftar dari SPARC International, Inc, sebuah organisasi yang didirikan pada tahun 1989 untuk mempromosikan arsitektur SPARC dan untuk melakukan pengujian. SPARC Internasional bermaksud untuk membuka arsitektur SPARC demi membuat ekosistem yang lebih besar bagi pengembangan desainnya, yang izinnya telah diberikan kepada beberapa manufaktur, termasuk Texas Instruments, Atmel, Cypress Semiconduktor, dan Fujitsu. Sehingga arsitektur SPARC terbuka penuh dan non-eksklusif.
Gambar Alur Prosesor SPARC
Implementasi arsitektur SPARC pada awalnya dirancang dan digunakan untuk sistem Sun-4 workstation dan server, menggantikan versi sebelumnya Sun-3 yang berbasis keluarga proseso rMotorola 68000. Kemudian, prosesor SPARC digunakan di server SMP (Symmetric multiprocessing) yang antara lain diproduksi oleh Sun Microsystems, Solbourne dan Fujitsu.SPARC (Scalable Processor dari Arsitektur) adalah RISC arsitektur set instruksi (ISA) yang dikembangkan oleh Sun Microsystems dan diperkenalkan pada pertengahan 1987.
SPARC adalah merek dagang terdaftar dari SPARC International, Inc , sebuah organisasi yang didirikan pada tahun 1989 untuk mempromosikan arsitektur SPARC, mengelola merek dagang SPARC, dan memberikan pengujian kesesuaian . Implementasi yang asli 32-bit arsitektur SPARC pada awalnya dirancang dan digunakan di Sun 4 Sun- workstation dan server sistem, menggantikan mereka sebelumnya Sun-3 sistem berbasis pada Motorola 68000 keluarga prosesor. Kemudian, prosesor SPARC digunakan di SMP server yang diproduksi oleh Sun Microsystems , Solbourne dan Fujitsu , antara lain, dan dirancang untuk 64-bit operasi.
SPARC International dimaksudkan untuk membuka arsitektur SPARC untuk membuat ekosistem yang lebih besar untuk desain, yang telah dilisensikan ke beberapa produsen, termasuk Texas Instruments , Atmel , Cypress Semiconductor , dan Fujitsu . Sebagai hasil dari SPARC International, arsitektur SPARC terbuka penuh dan non-eksklusif.
Pada bulan Maret 2006, desain lengkap UltraSPARC T1 mikroprosesor 'Sun Microsystems dirilis source-dalam-bentuk terbuka di OpenSPARC.net dan bernama OpenSPARC T1. Pada tahun 2007, desain UltraSPARC T2 mikroprosesor's Sun juga dirilis dalam bentuk open-source, sebagai OpenSPARC T2, lihat OpenSPARC.net .
Pada Juni 2009, desain SPARC digunakan oleh Fujitsu Laboratories Ltd untuk menciptakan produk prosesor bernama Venus SPARC64 VIIIfx yang mampu 128 miliar operasi floating point per detik (128 GFlops). Arsitektur SPARC sangat dipengaruhi oleh desain RISC sebelumnya termasuk RISC I dan II dari University of California, Berkeley dan IBM 801 . RISC ini adalah asli desain minimalis, termasuk sebagai beberapa fitur atau op-kode mungkin dan bertujuan untuk mengeksekusi instruksi pada tingkat hampir satu instruksi per siklus clock . Hal ini membuat mereka mirip dengan arsitektur MIPS dalam banyak hal, termasuk kurangnya instruksi seperti mengalikan atau membagi. Fitur lain dari SPARC dipengaruhi oleh gerakan RISC awal adalah delay slot cabang .
Prosesor SPARC biasanya berisi sebanyak 160 register tujuan umum . Pada titik apapun, hanya 32 dari mereka yang segera terlihat dengan perangkat lunak - 8 adalah satu set register global (salah satunya, g0, sulit-kabel ke nol, sehingga hanya 7 dari mereka dapat digunakan sebagai register) dan 24 lainnya dari tumpukan dari register. 24 register ini membentuk apa yang disebut jendela mendaftar , dan memanggil fungsi / kembali, jendela ini digerakkan naik turun register stack. Setiap jendela memiliki 8 register lokal dan saham 8 register dengan masing-masing jendela yang berdekatan. Register bersama digunakan untuk melewatkan parameter fungsi dan nilai kembali, dan register lokal digunakan untuk mempertahankan nilai-nilai lokal di seluruh pemanggilan fungsi.
The "Scalable" di SPARC berasal dari fakta bahwa spesifikasi SPARC memungkinkan implementasi untuk skala dari prosesor tertanam Facebook melalui prosesor server yang besar, semua inti berbagi sama (non-privilege) set instruksi. Salah satu parameter arsitektur yang dapat skala adalah jumlah jendela register dilaksanakan; spesifikasi memungkinkan 3-32 jendela untuk dilaksanakan, sehingga pelaksanaannya dapat memilih untuk menerapkan semua 32 untuk memberikan maksimum stack panggilan efisiensi, atau untuk menerapkan hanya 3 untuk mengurangi waktu konteks switching, atau untuk menerapkan beberapa nomor antara mereka. arsitektur lain yang termasuk sejenis file mendaftar fitur termasuk Intel I960 , IA-64 , dan AMD 29000.
Arsitektur telah melalui beberapa revisi. Ini diperoleh hardware berkembang biak dan membagi fungsi dalam Versi 8. Yang substansial upgrade paling menghasilkan Versi 9, yang merupakan 64-bit dan data) SPARC spesifikasi menangani (diterbitkan pada tahun 1994.
Dalam SPARC Versi 8, floating point file register memiliki 16 presisi ganda register. Masing-masing dapat digunakan sebagai dua presisi tunggal register, memberikan total 32 register presisi tunggal. Sebuah bilangan genap sepasang-aneh dari register presisi ganda dapat digunakan sebagai quad presisi register, sehingga memungkinkan 8 quad presisi register. SPARC Versi 9 ditambah 16 lebih register presisi ganda (yang juga dapat diakses sebagai 8 register quad presisi), tetapi register tambahan tidak dapat diakses sebagai register presisi tunggal.
Tagged menambah dan mengurangi instruksi melakukan menambah dan mengurangi nilai-nilai asumsi bahwa kedua bawah bit tidak berpartisipasi dalam perhitungan. Hal ini dapat berguna dalam pelaksanaan run time untuk ML , Lisp , dan bahasa yang serupa yang mungkin menggunakan format integer tag.
